低噪声参考环原理及相位噪声优化方法

钟红语、赵习智

【摘要】:本文介绍了低噪声参考环的基本原理和相位噪声的概念。随着技术发展，相位噪声指标要求越来越高，本文同时也介绍了一些相位噪声优化的一些方法。

【关键词】：低噪声参考环；相位噪声；优化

1 引言

现代测试测量技术飞速发展，信号处理的仪器仪表发挥着无可估量的作用。其中低噪声参考环模块在信号发生器中起着基础支撑作用，为小数环模块、本振环模块、射频通道模块等提供参考信号。这个信号决定着后面环路直到整个信号发生器输出信号的质量。所以，低噪声参考环模块输出的参考信号要求功率输出稳定，频谱纯度高，谐波与寄生满足指标，单边带相位噪声低。通过提升低噪声参考环模块输出的参考信号的质量，能够提高信号发生器的质量，加速现代通信技术的发展。随着技术不断提高，对电路系统又提出了更高要求，这就要求电路系统必须低相位噪声，在现代技术中，相位噪声已成为限制电路系统的主要因素。低相位噪声对提高系统性能起到重要作用。

2 低噪声参考环基本原理

低噪声参考环模块作为高纯频率合成的一部分是整机实现高纯频率合成的基础，主要功能是生成信号源中其它电路所需的参考频率以及整机工作时钟参考信号发生板，通过板上的10MHz晶振与100MHz晶振进行锁相，从而得到锁定之后的100MHz信号。通过倍频电路，得到其它电路板模块所需要的不同的参考信号；通过分频电路，得到整机需要的10MHz信号，从而给整机提供参考信号。100MHz晶振的相噪指标决定了整机近端相噪的好坏，当然还有整个环路的影响。经积分后的压控电压加到晶振的压控端，来调节晶振的输出，当环路锁定时，晶振就稳定的输出频率为100MHz的正弦波信号。10MHz晶振影响对信号近端也有影响，特别是输出信号频偏10Hz以内。

3 相位噪声的概念

相位噪声是短期稳定度的频域表示，它可以看成是各种类型的随机噪声信号对相位的调制作用。从频域表现来看，频谱不再是一根离散的谱线，而带有一定的带宽。通常用距离中心频率某频率处单位带宽内噪声能量与中心频率能量的比值来表示，以dBc/Hz为单位。其中，dBc是以dB为单位的该频率处功率与总功率的比值。

表征相位噪声的物理量

1）即时相位抖动Φ(t)

Φ(t)=2πυ₀t+cos(ω_st+θ_s)+φ(t)

其中，υ₀是源的标称频率，常数

cos(ω_st+θ_s)是Φ(t)的周期性扰动，称为杂散

φ(t)则是相位的随机扰动，称为相位噪声

2）即时频率抖动υ(t)

它是即时相位抖动的时间变化率φ(t)和υ(t)是相位抖动和频率抖动的绝对量。在标称频率不同时，将不同频率源的相位或频率抖动的绝对量相比较，是没有意义的。

3）即时相对相位抖动x(t)

x(t)=φ(t)/2πυ₀

上式的量纲为秒，有些文献称为相位时间（phase-time）。

两个钟之间的时间差，就可以用x(t)来表示。

4 在电路板中相位噪声产生的原因

1）晶振对噪声的影响

晶振对信号的相位噪声有着决定性作用。晶振是信号开始的地方，不同性能的晶振技术条件不同。直接测试晶振的相位噪声这个指标也有好有坏。晶振也可能有噪声包和小寄生等。

2）电源带来的噪声

电源往往是电路相位噪声的来源之一，特别是我们在进行一些测试的时候，如果选择的是开关电源而不是线性电源，那么电源的纹波会比较大，这意味着电源中会包含一些高频分量，在电路中容易产生耦合或者电磁干扰。其次，在PCB板布局的时候，如果电源的走线过长，走线过细，导致回流路径过长容易被干扰，也会降低电源质量。

3）地上的噪声

我们实际电路中的地其实并不是理想的地，上面的噪声是比较多的。有的时候一块PCB板上，数字信号、模拟信号、电源信号同时存在而这些信号可能共用一个地，这时候导致地上的回流信号比较杂，对于一些对接地比较敏感的芯片而言，这种情况下很容易会被影响。

4）温度对噪声的影响

温度带来的噪声也是电路噪声的来源之一。当我们PCB板上有高功率器件时，那么随着工作时间的增加，热噪声问题将会凸显出来。比如射频电路中的功放，数字电路中的FPGA或者高速AD，这些芯片在温度升高以后，性能都会有所降低。功放时间越长，发射功率会慢慢降低；FPGA长时间的高速处理信号，导致外表温度能够达到80多摄氏度，出来的数据可能是错误的。这些都是由于芯片长时间工作，温度升高带来的噪声对芯片的工作产生了影响。

5）外部干扰的噪声

很多噪声是从外部引入的，比如电磁干扰、降温风扇吹风等。

6）电路板布局带来的噪声

电路板布局不当也会带来噪声。比如采用过长的平行耦合线，比如不善于用差分线走信号，比如链路设计不当，导致电路自激等。

5 在电路板中优化相位噪声的方法

1）选择高指标晶振，不同晶振性能不一样，相位噪声也会差很多。要高于具体指标，因为后端的相位噪声大概等于晶振的相位噪声加上倍频恶化的dB。这点好多人在做频率合成器时不注意，最后相噪指标很差。这方面国产的文档部分不准确，指标往往与实际差很远。所以有条件，还需先测试一下晶振的实际相位噪声值。

2）针对电源带来的噪声，如果有条件的情况下，尽量使用线性电源；如果条件不允许，也要尽量在板子上经过低压差线性稳压器后给芯片供电，芯片电源就近摆放滤波电容用于滤出电源中的高频分量。同时电源走线要尽可能粗，特别是走大电流的情况下，以块的形式走线。并且尽可能减小电流回流路径，比如就近接地等。

3）要解决地上的噪声，可以通过改变电路的连接方式，比如对于低频信号采用并连接地的形式，而对于高频信号则可以采用多点接地的形式。同时数字地、模拟地、电源地可以进行分开布铜，再通过电感或者磁珠连接，保证各种信号都能自成回路。很多AD芯片上的管脚都会区分数字地和模拟地，也是基于降低噪声的考虑。

4）对于温度带来的噪声，需要我们在板子上安装散热翅片，也可以通过加上导热衬垫将热量导到均热板上，甚至外部加风冷或者水冷的形式降温。

5）细布线：只要可能，就要避免出现寄生信号，因为这种信号可能会通过串扰或干扰对信号通路产生影响。走线应该越短越好，而且不应与承载高速开关数字信号的走线交叉。如果采用了差分信号收发系统，那么两条差分信号线就应尽可能靠近，这样才能更好地利用其固有的共模噪声抑制特性。

6）差分形式收发信号：诸如LVDS或PECL等一些以差分方式收发信号的惯例，都能极大降低确定性抖动的影响，而且这种差分通路还能消减信号通路上的所有干扰和串扰。由于这种信号收发系统对共模噪声本来就有高度抑制能力，因此差分形式本来就有消除相噪的趋向。

7）一般10kHz以下的相位噪声主要靠环路来要改善VCO环内的相位噪声，在设计环路滤波器和主干射频电路时，一定要采用小的封装电阻0603（0402更好），另外，在设计衰减电路时，尽量采用π型电路，不采用T型电路，因为每在主干射频电路上增加一个电阻就带来一些相位噪声的恶化。

6 结束语

随着测试测量技术的迅猛发展，对元器件，各模块以及整机系统的相位噪声提出了越来越高的指标。本文介绍了低相位参考环和相位噪声对未来测试测量技术的影响，并介绍了优化相位噪声的一些方式。总而言之，要想尽可能减小抖动，就必须在所有设计层上都小心谨慎。高速数字设计师在设计过程的每一步都应考虑相位噪声的影响。

参考文献

［1］邓贤进.锁相频率合成器相位噪声的精确估计与仿真.南方科技大学学报,2006

［2］万心平等. 锁相技术.西安电子科技大学出版社,1989