高性能数字电视QAM均衡器的VLSI结构设计

本文设计了一种适用于高清晰数字电视（HDTV）接收芯片的全数字正交幅度调制器（QAM）的均衡器。该均衡器由前馈滤波器、误差判别电路和系数更新电路以及后馈滤波器构成。该均衡器采用了常模算法（CMA）和判决导引最小均方算法（DD-LMS）相结合的算法。重点给出了均衡器的VLSI实现、两种算法间切换的依据、步长的选择以及抽头系数的确定。同时在电路上采用了逻辑简化、重编码、电路时分复用等简化和优化方法来实现性能、面积和功耗的折衷。