高速数字电路的信号完整性和电磁兼容性研究

赵肖峰

【摘要】：随着社会经济不断发展，我国政府部门愈发提高对高速数字电路设计工作的重视程度，针对高速数字电路设计提出各种相关政策，来推动高速数字电路设计工作能顺利进行。而电磁兼容性和信号完整性作为现代高速数字电路设计的重要环节，在整个设计中占据重要作用，只有合理控制各种电磁兼容因素，如退耦、地弹、串扰等因素，才能设计出预期的电路。基于此，本文通过分析电磁兼容问题出现的原因，针对问题提出有效解决措施。

【关键词】：高速数字电路；信号完整性；电磁兼容性；EDA仿真

一、前言

从IC芯片的封装方式来看，芯片体积呈现逐年下降的趋势，引脚数量不断增加。同时，由于IC工艺不断发展，导致其速度不断增加，诱发电路布局布线密度出现问题，信号频率出现不同程度的升高，如何科学处理高速信号问题成为目前设计成功的关键点。加上电子系统中时钟频率和逻辑复杂度产生质的增长，信号边缘位置愈发陡峭，印刷电路板的板层特征和线迹相互连接，给系统电气性能带来严重影响。针对低频设计，可不考虑板层和线迹相互连接因素的影响，但如果频率超过50HZ时，就必须要考虑该因素的影响，而评定系统性能时还要分析印刷电路板板材电参数因素。因此，在设计高速系统时，要对传输线效应、时序、串扰等信号完整性进行分析。当增加硬件工作频率时，每根设置在网络上的传输线都有可能是发射天线，给其他电子设备带来严重的电磁辐射干扰，从而让硬件时序出现混乱问题[1]。基于此，本文通过分析电磁兼容问题出现的原因，针对问题提出有效解决措施。

二、高速数字电路设计

（一）、端接匹配

由于负载端和源端阻抗不匹配，导致传输线上出现各种阻挡因素，很容易诱发信号线上出现反射行为，负载会将个别电压反射到源端中，无形中提高电平，给器件带来不同程度的影响[2]。同时，在任何传输线上都具有固定电容和电感，如果信号在传输线上进行反复反射，很容易出现环绕振荡和振铃现象，造成电路时序失去作用，工作人员可通过终端的端接匹配来进行解决（如图1所示）。

                 

                          图1  理想传输线模型

理想传输线模型主要目的是分析和信号反射相关的数据，图中理想传输线L被R0内阻的数字信号驱动源进行驱动，传输线特征阻挡为Z0，负载阻抗是R1。负载端阻抗和传输线阻抗不吻合，很容易造成负债端反射部分信号到回源端中，反射电压信号的增幅通过负载反射系数来控制：

                        （1）

在公式（1）中：PL表示负载电压反射系数；Z0表示传输线特征阻挡值；R1表示负载阻抗。从上述公式可见，PL在-1到1范围内，当RL=Z0时，PL=0，这时不会出现任何反射效果。即是，只要根据传输线的特性阻抗来进行终端匹配，就能完全解决反射问题。从理论上来看，反射波增幅能超过入射电压增幅，极性数据正负都行；当RL小于Z0且PL小于0时，其在过阻尼状态，反射波极性为负数；当RL大于Z0且PL大于0时，属于欠阻尼状态，反射波极性数值为正数。

当从负载端反射电压传输到源端时，会将其二次反射到负载端，从而出现二次反射波，这时反射电压增幅是受到源反射系数控制：

                      （2）

传输线的端接通常利用源端串行端匹配、负载端并行端匹配方式，只要上述两个传输线端接数据下降到零点，都会解决反射问题。并行端接会在信号能源反馈到源端前，在负载端解决反射现象，即是PL=0，通过解决一次反射，能有效降低电磁、噪声等因素影响；串行端接能是在源端位置，处理负载端反射回来的信号，即PS=0、PL=1，当工作人员消除二次反射，很容易出现电平转移现象，源端信号会持续出现2TD时间的半波波形，这表示沿线传输线无法添加任何传输断，主要原因是在2TD时间中其很容易出现不规范逻辑状态。通过上述分析发现，两种端接方式都具有不同优缺点，但由于并行端接相关网络要和电源连接，其使用更加复杂；而串行端接只要在信号源端连接一个电阻，就能实现正常运行，有效降低功率消耗，通常被应用在大规模工程中[3]。

（二）、防止地弹

当PCB板上很多数字信号同时转换时，由于地线和电源线上出现不同程度的阻抗，很容易出现切换噪音。同时，其中有芯片封装电感，在电路切换中很容易产生大电流向地面流动，从而形成反弹噪声，在地平面上很可能出现电压波动，给其他元器件日常工作带来严重影响。而地弹、SSN强度和集成电路I/O特征有直接关系，负载容量增加、负载电阻降低、地电感上升。因此，在高速电路设计中，通常可利用各种措施来降低地弹和SSN影响。首先，降低输出翻转速度。新型总线驱动期间通常会使用内嵌电路设计，在将传输延时影响降低到最小的情况下，来控制翻转速度；其次，利用分离的专业参考地。由于其电流较低，无形中降低地反射现象，但值得注意的是，工作人员在操作芯片时要注意所有地线能和地平面最短路径相互连接；再次，降低系统供给电源电感。高速电路设计中要工作人员使用单独电源层，并拉近地平面和电源层的距离；最后，下降芯片封装中电源和地引脚的电感。如增加电源引脚数量，减少引线长度，拓展铺铜范围

[4]。

三、总结

综上所述，在信息化时代背景下，IC制造工艺得到巨大发展空间的同时，给PCB设计提出更高要求，先进EDA仿真工具出现在人们视线范围内，其给设计工作提供各种仿真数据，给高速数字电路设计工作提供指导性作用，有效降低设计事件，提高电路调式进程，给电路设计打下坚实的基础。

参考文献：

[1] 彭庆尧,吴旦昱,周磊,等. 一种用于直接射频采样ADC的多模式数字下变频器设计[J]. 电子器件,2021,44(6):1314-1321.

[2] 丁畅. 高速Pipelined-SAR ADC的低功耗技术的研究与设计[D]. 四川:电子科技大学,2021.

[3] 邹灵乐. 基于Delta-Sigma ADC的温湿传感器的设计与研究[D]. 四川:电子科技大学,2021.

[4] 黄枭祺. 2-20GHz双向放大数控衰减多功能芯片设计与实现[D]. 四川:电子科技大学,2021.