简介:全球电子设计创新企业Cadence设计系统公司与集成电路晶圆代工企业中芯国际集成电路制造有限公司,近日共同宣布中芯国际已采用Cadence数字工具流程,应用于其新款SMICReferenceFlow5.1,一款为低功耗设计的完整的RTL—GDSII数字流程。Cadence流程结合了先进功能,以帮助客户为40纳米芯片设计提高功率、性能和面积。
简介:常规有埋孔的板树脂塞孔是在板电后进行,而树脂塞孔后削溢胶工序易产生材料不可控涨缩、板翘、露基材等,而消溢胶后为确保线路制作品质需进行减铜和磨板流程,使得此类板制作流程时间长,易产生报废隐患,且增加了电镀铜、磨刷成本.本文通过优化流程,对做成线路的埋孔板直接进行树脂塞孔再压合,取消了塞孔后削溢胶流程,这样大大提高了生产效率、减少制程报废、降低制作成本.
简介:近期,获国家质检总局批复,铜陵市正式开始筹建国家印制电路板质量监督检验中心据了解,该国家印制电路板质量监督检验中心将从行业标准制定、产品检验检测、行业监督规范等三个方面形成完善的公共服务体系,补齐了铜基新材料产业基地电子信息材料产业链配套检测研发平台短板,为基地内PCB企业快速发展插上翅膀.同时,搭建PCB产业招商技术研发平台,促进国内外PCB相关产业快速向铜陵集聚,促进钢陵产业结构向电子信息等战略性新兴产业转型升级,为全面实施“调转促”和“4015”行动计划奠定技术支撑和平台保障.
简介:芯片设计软件供应公司微捷码(Magma)设计自动化有限公司于近日宣布微捷码的Talus集成电路实现系统、QuartzSSTA统计分析工具、QuartzDFM(可制造性设计)、QuartzLVS以及SiliconSmartDFM能够通过中国台湾积体电路制造股份有限公司(TSMC)9.0版参考流程进行访问。
简介:台积电目前推出其最新版本的设计参考流程10.0版,能够进一步降低芯片设计门槛、提升芯片设计精确度、并提高生产良率。此设计参考流程10.0版系台积公司开放创新平台的主要构成要素之一,并能延续其实现更先进设计方法的传统,解决28纳米工艺所面临的新设计挑战,并有多项创新以促成系统级封装设计的应用。
简介:思略科技公司(CelestryTMDesignTechnologies,Inc.)是支持集成电路(IC)设计者和片上系统(SoC)设计者从半导体生产工艺中获得更高执行效率的、具有领先解决方案的提供者。这些方案可以帮助用户缩短纳米级工艺潜在的执行效率与用户设计的集成电路和片上系统执行
简介:假设检验作为统计学的组成部分,已经被引入六西格玛解决问题的系统中,并发挥着重要作用。通过假设检验,可以帮助技术人员科学的做出类似“这个问题是否真的得到了改善?”的科学决策,从而达到省时省力、少走弯路的目的。
中芯国际采用Cadence数字流程
埋孔树脂塞孔流程优化探讨
铜陵:PCB国家质量监督检验中心正式筹建
瞄准40纳米工艺,微捷码获得台积电参考流程认证
台积电推出设计参考流程10.0版以支援28纳米工艺
完整的SoC硅精度设计验证流程供应商——思略科技公司
统计假设检验在PCB实验过程中的运用研究