简介：Intersil公司近日宣布，推出业内最小的隔离RS～485差分总线收发器-ISL32704E，用于为工业物联网（loT）提供4Mbps双向数据传输功能。高速ISL32704E提供业内领先的抗电磁干扰（EMI）和共模瞬态抗扰度（CMTI）。

简介：大部分并行总线和高速串行总线的区别主要在于发送端和接收端不同的同步方式。由于其很高的复杂性，总线时钟结构成为芯片架构的最主要部分（表1）。

简介：北京泛华恒兴科技有限公司（简称：泛华恒兴）近日发布了PSPXI（PCI）-3363625Ksps18bit多功能数据采集卡。根据总线形式的不同可分为PSPXI-3363和PSPCI-3363两种型号，单卡提供32路模拟输入，内置18位ADC，单通道最高可达625kSPS采样速率；

简介：作者在IEEE1394协议物理层行为模型的编写过程中对其细节进行了深入的分析研究，把对协议物理层的理解转化成为精确的行为模型，并与链路层协议的行为模型和虚拟外围电路的行为模型进行了仿真，加深了对该协议的理解，修正了原标准中不严密和不准确之处。本论文对该通信协议芯片的设计和应用开发的工程师们具有参考价值。

简介：DDR3SDRAM是新一代的内存技术标准，也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本，随着越来越多的SoC系统芯片中集成DDR3接口模块，设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上，设计出DDR3控制器IP软核的整体架构，并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上，设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台，针对设计的具体功能进行仿真验证，并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读／写操作控制。在EDA仿真环境下，DDR3控制器IP软核的总线利用率达到66．6％。