简介:通过对TCP/IP协议的分析,并结合嵌入式系统的特点,提出一种在实现嵌入式Internet时如何选择TCP/IP协议子集的思路,并根据这一思路挑选出一套精简的TCP/IP协议栈以供参考.
简介:为了提高AES算法中IP核数据的吞吐量并同时减小硬件资源的占用,以达到速度和面积的折中实现,采用混合流水线结构和可重构技术完成了IP核的设计.该设计包括在同一个混合流水线结构的流程中实现了AES算法的加密和解密过程;根据有限域的性质,对AES算法中的Sbox盒进行了优化;结合可重构技术,完成了对AES轮变换的主要构件ShiftRow和MixColumn的优化.本设计在XilinxVirtex2pxc2vp20-7FPGA器件上完成,其数据吞吐量达到2.58Gbit/s,所需组合逻辑仅为3233块,通过与同型号器件上的其他设计进行对比,实现了速度和面积的折中,在吞吐量和面积上都得到了比较理想的结果.
简介:IEEEStd1800-2500SystemVerilog作为一种工业标准硬件设计和验证语言,具有能够把RTL设计、测试平台、断言和覆盖率全面综合在一起的优点。而基于SystemVerilog的VMM(verificationmethodologyman-ual)验证方法学能够在此基础上获得更多的重用扩展性、更全面的功能覆盖率,以及更合理的层次化验证结构。本文主要提出了一种基于VMM验证方法学的验证环境,通过验证一个多媒体数字视频芯片中视频格式转换功能模块,简称FCU(FomatConvertUnit)模块,证明了VMM验证方法学的重用性、扩展、自动检查、层次化结构的特点。