简介：大规模集成电路一般只提供内部框图，不提供具体电路，这给设计者对可编程器件硬件开发设计带来困难。基于此，介绍常用的信道编码——（7，3）循环码编码解码逻辑电路的EDA设计，用VHDL语言对（7，3）循环码编码器和解码器进行描述，用QuartusII软件进行仿真测试。从仿真结暴看，电路完全符合要求，可以烧写成芯片。

简介：本文推导了任意2n进制循环码计数器的设计公式,并在此基础上分析了2N+1进制同步循环码计数器的构成方法.通过设计实例表明,用此方法设计2N+1进制同步循环码计数器具有使用方便,设计迅速等优点和一定的实用意义.

简介：摘要：循环码能有效地改善数据的传递，因此在实际通信中得到了广泛的应用。由于 FPGA芯片的应用越来越广泛，它已经被应用于各种行业。文章从理论上对 FPGA中的循环代码进行了详细的阐述。

简介：LDPC码是纠错码,在信道编码中,与RS码和Turbo码相比,其纠错能力是最好的,因此,对LDPC码的研究有很大的价值和意义。目前,已经广泛应用于深空通信、光纤通信和卫星数字视频等领域。

简介：正交频分复用（OFDM）是一种具有极高的频谱利用率和抗多径衰落性能良好的多载波调制方式,但是它存在着高的峰值平均功率比（PAPR）问题。本文分析了解决该问题的基本选择性映射算法（SLM）,并结合循环编码提出了一种改进算法。仿真结果表明改进后的算法比普通的SLM更有效的降低PAPR,并且解码不需要明确的边带信息。

简介：极化码是首次以构造性方法逼近信道容量的码。尽管编码和译码都具有较低的复杂度，但在中短码长时，性能并不理想，对此提出了一种采用CRC作为内码并与极化码级联的方案，与现有方案不同的是在译码时仅对内码位之间的位采用列表译，从而获得较低的译码复杂度。从仿真结果看，该算法在BEC信道下显著提高极化码的性能，并接近最大似然译码的性能，在AWGN信道下可获得0．5db的性能改善。

简介：摘要：本论文利用 mulitisim 软件选择元器件，搭建仿真电路，对74LS147型10-4线优先编码器和 74LS138 型 3-8 线译码器进行功能性验证，并用七段显示译码管的功能实现进行验证。

简介：现如今关于循环码的几乎所有结论都是在假设gcd（n，P）=1的前提下得到的，其中p为GF（q）的特征。这也就是说g（x）没有重复的不可约因子，即g（x）没有重根。这样的循环码我们称为单根循环码，显然单根循环码具有一定的局限性。我们有必要来研究当循环码的生成多项式g（x）至少有一个不可约因子具有重根的情况，此时gcd（n，p）=p〉1，这类循环码我们称为重根循环码。一般周期序列在流密码中有着非常好的应用，关于周期序列的结论也比较成熟，重根循环码和周期序列有着非常紧密的联系，本文的工作就是要来研究重根循环码与一般周期序列之间的关系。

简介：从信息编码的角度研究汉语字和词的构成及其组合规律,界定汉语编码系统的三级基码及各级基码之间的关系,分析汉语从笔画到词十四级编码过程,从中探索汉语字词的编码构成及规律,阐释汉语的信息编码系统。

简介：σ(x)和ω(x)分别是错误位置多项式和错误值多项式,整个多项式除法器的实现如图5所示,g(x)是码生成多项式

简介：应答器作为车-地间信息传输的重要方式之一，在列车运行控制系统中得到了广泛的应用，欧洲应答器也因其具有诸多的优点而逐渐成为中国列车控制系统CTCS所主要借鉴的技术规范。文章在介绍了应答器处理器工作原理的基础之上，重点分析了欧洲应答器报文的译码策略，并尝试利用现场可编程门阵列FPGA器件对译码策略进行了模拟实现，最后在QuartusⅡ平台上应用硬件描述语言VHDL对设计进行了仿真分析，仿真结果达到了预期目的。

简介：极化码是目前唯一被理论证明可以达到香农极限的线性纠错信道编码，已经成为5G标准的信道编码技术方案．针对具有线性复杂度的接续删除译码算法进行了仿真．针对接续删除算法的高译码时延．深入研究了每个时钟周期的计算特点，并且介绍了各种改进方案．针对上述存在的不足进行分析和总结得到了新的研究方向，最后说明了极化码与LDPC码、Turbo码多模泽码器的研究可行性．

简介：[摘要] 编码规则检查是FPGA软件代码缺陷检测的重要内容。本文研究了通用编码规则集的分类，分析了每个子类的重点研究内容，并设计了FPGA软件代码缺陷模式库，为下一步研究指明了方向。

简介：摘 要：针对传统LTE 1/3Turbo译码性能略低，并且经典的MAP Turbo译码算法由大量的乘除运算构成，计算复杂，资源消耗大，不利于FPGA的实现的问题。为了提高译码性能且方便工程实现及应用，采用1/5码率的Turbo译码，同时在经典MAP译码算法的基础上进行了一系列简化计算。最终在xilinx公司的xc7vx690tffg1157-2型号芯片上实现。

简介：目前LDPC码和Turbo码广泛应用于3G和4G商用移动通信系统中，并且在无线局域网、光纤通信、水下通信、视频和图象的加密以及网络安全等方面也发挥着重要的作用．由于全球在不同地区的移动通信设备只支持一种码，这使得移动通信有一定的地域局限性并影响通信质量．因此，通过对LDPC码和Turbo码译码过程的研究与结合，实现一种高性能的LDPC／Turbo码双模译码器具有重要意义．文章回顾了目前LDPC／Turbo码双模译码器的发展情况，并针对存在的不足进行分析和总结，最后介绍LDPC码和极化码未来发展的趋势．

简介：摘要为了研究编码增益，设计了一种卷积码与RS码级联编码，并搭建了该级联编码的仿真模型，仿真分析了级联编码模块对于所设计的系统性能的影响。仿真结果表明，与未采用任何编码的系统相比较，所设计的级联编码的系统能提高3db增益。而在RS码与卷积码之间加入交织器后，选取合适的交织器参数可以使系统的性能得到进一步的提升。

简介：介绍了光端机的E1信道HDB3编码的原理和方法，给出了用FPGA实现E1信号HDB3编码的方法。得到了用Xilinx公司的集成软件ISE6．2进行HDB3编码的原理图及仿真结果。结果表明用XC2S100系列FPGA实现HDB3的转换比采用专用集成电路具有结构简单、体积更小、灵活性高等优点。

简介：  摘要：随着高清视频技术的快速发展，视频编码与解码的实时性和效率成为研究的热点。现场可编程门阵列（FPGA）作为一种可编程的硬件加速器，具有高度的并行性和灵活性，因此在视频编码与解码加速中得到了广泛应用。本文首先介绍了FPGA的基本原理和优势，然后详细阐述了FPGA在视频编码与解码加速中的应用方法和优化策略，并通过实验验证了FPGA在提升视频处理效率方面的显著效果。

简介：在MIMO技术中分层空时编码(BLAST)能获得信道容量较大,且随发送天线数的增加其频带利用率呈线性增加。由于大气衰减、光强闪烁等因素的影响,使得BLAST系统在传输时系统误码率增高,不能满足未来移动通信系统安全可靠通信的要求,因此将LDPC码与分层空时码级联来解决这一问题,构成LDPC-BLAST系统,并采用BP译码算法使系统性能达到最佳化。实验结果表明:级联LDPC码的分层空时码能抑制大气湍流效应,使系统误码率降低,从而提高通信系统的性能。

简介：介绍了一种可程控的编码波形发生器的设计方案．给出了用ALTERA的cloneii现场可编程门阵列（FPGA）并采用自碛向下进行设计，同时verilog语言作为设计输入，而利用电子设计自动化（EDA）工具进行综合与仿真的编码波形发生器的实现方法。该编码波形发生器的最大码元位数可根据实际情况简单地通过修改程序进行相应的改动。