简介：CORDIC算法在通信和图像处理等各个领域有着广泛的应用，但是浮点CORDIC由于迭代延时大且实现复杂没有得到很好的应用，本文提出了一种修正浮点CORDIC算法：高精度顺序迭代HPORCORDIC。该算法以接近定点的运算代价完成浮点运算迭代，运算速度和硬件实现规模与定点CORDIC相当，运算精度与浮点CORDIC相当，克服了定点CORDIC运算精度差，浮点CORDIC迭代延时大、实现复杂的问题。该算法既可用于通用微处理器的设计，也可用于高性能DSP的设计。

简介：文章提出了一种新的基于CORDIC算法的硬件电路实现方法。首先介绍CORDIC算法及其原理,然后介绍了CORDIC算法的16级流水线结构硬件电路实现,最后介绍了一种新的改进型实现方法,可以有效在兼顾16级流水线结构的高实时性优点的同时,解决CORDIC算法本身对角度范围的限制问题,同时在某种意义上也降低了电路的复杂度。

简介：我们要设计数字下变频器如图1所示,基于CORDIC上算法设计的下变频器,FIR滤波器的设计

简介：本设计对免缩放因子CORDIC算法进一步改进，改进包括进一步减少迭代次数和减少双步CORDIC算法中区间折叠模块输出调整方式。将改进后的算法与免缩放因子单步算法和免缩放因子双步算法相结合，给出一种正余弦波形产生的架构。用Verilog编写RTL级实现改进后的架构代码，仿真输出与Matlab数据对比，其中正余弦误差都集中在2％一下。在A1teraEP2C70F89C6芯片上做FPGA验证，时钟频率可达1000MHz。

简介：鉴相器是锁相环的重要组成单元。提出了一种正交鉴相方案,鉴别来自氢脉泽与来自晶振信号的相位差。利用CORDIC算法产生所需的正交信号,通过加、减、移位等基本操作,完成QDDS运算以及输出相差所需的反正切函数运算。

简介：文中设计了一款64点基-4FFT处理器，用改进的CORDIC（MVR-CORDIC）处理单元代替常规FFT处理器中的复数乘法器，改进的CORDIC处理单元在保证SQNR性能下，仅用极少次数的移位加法运算即可完成一次复数乘法，缩减了完成一次基本蝶形运算的时间并减小了面积开销。该FFT处理器结构采用两块独立的RAM，并对中间数据作“乒-乓”式存储操作以节省数据存储时间，从而提高完成一次FFT运算的速度。所设计的FFT处理器通过FPGA进行验证，结果表明平均完成一次64点FFT运算仅需要不到1μs。