选择最佳的引脚复用技术用于多FPGA的设计分割

众所周知，在使用多颗FPGA构建一个超大规模设计的原型时通常需要面对一个经典的问题：VLSI设计中需要交互的信号数目超出了FPGA设备之间的I／O引脚数目。传统的做法是通过时分复用技术，将两个或多个信号通过MUX实现在单个引脚上进行传输，如下图1所示。