数据采集中数采中控板设计理念刍议

张秀锋

前言
数采中控模块主要完成中频信号采集、数据预处理、射频前端逻辑控制、板级通信、片间通信、数据存储等功能。完成整个设备的数据流处理、传输、存储和时序控制。数采中控的使用，对数据采集有十分重要的作用。

关键词：数采中控，数据采集，组成部分

1、数采中控设计理念

数据采集器将中频信号首先进行AD变换，接着进行数字下变频（DDC）及数字滤波以降低数据量。数采一共需32个通道，可以将8路/4路做在一块板子上，整个数采器由4/8块数采板组成，多个数采板安装在机箱内，通过母版连接，母版将供电、时钟、控制信号分配给各个数采板，数采板将采集到的数字信号汇集到母版通过光纤传输给数据处理机存储设备（SSD硬盘）。控制信号里包含三个信号：数采卡工作信号、频率综合器串口通信信号，及发射机使能信号。数采卡工作信号分配给各数采卡，频率综合器串口通信信号和发射机使能信号通过数采卡转发，由一块数采卡数采（为保证数采卡标准化，每个数采卡都留有接口）输出，送至频率综合器和发射机。

数采中控模块通过上位机或外部机械控制接口实现数采子卡对各射频前端的逻辑时序进行控制输出和工作状态的控制。逻辑控制指令通过通信母板传输至4块数采子卡，数采子卡通过FPGA输出逻辑开关控制时序，射频前端单元频踪模块开始扫频输出，开关阵列时序开始工作。同时数采子卡接收开始采集数据指令，32路射频前端的中频信号通过AD转换芯片转换成数字信号，数据经过转化后进行DDC(数字下变频、抽取及滤波)，32路数据通过通信母板将数据缓存到固态硬盘中。

2、数采中控设计组成

数采中控模块主要完成雷达系统射频前端单元的多路信号采集、数据缓存、电源管理、时钟管理、数据与指令通信、逻辑时序控制、大数据协议传输存储等功能。数采中控模块包含：4块8通道数据采集板卡，1块通信母卡。32路模拟中频信号通过4块数采子卡完成数据采集、数据预处理、逻辑时序输出控制，通过PCIE高速数据接口将处理后的数据输出至数采通信母板。通信母板根据上位机和机械触发指令，向数采子卡下发工作指令，包括射频频踪工作时序和数采子卡使能信号。通信母板将4块数采子卡处理后的数据进行协议打包，通过光纤接口连接到电脑主机，将数据保存在特定的SATA接口的机械硬盘上。

数采中控模块主要分为2个部分：数采子卡和通信母卡。数采子卡有4块，每块8路中频信号采集通道，包含ADC、FPGA、DDR3、PCIE、电平转换、电源管理等。

数采子卡的FPGA为整个板卡的数据处理和时序逻辑控制平台，数采子卡主芯片为XC7K325T系列。AD模数转换采用4片2通道16位100M模数转换芯片AD9268。并对采集的中频模拟数据进行数据预处理、下变频、数据协议打包等处理。通过PCIE接口将打包的数据传输到通信母板。数采子卡还包括DDR3数据缓存（选用MT41J256M16）、FPGA电源管理、DDR3电源管理、AD电源管理、逻辑电平转换等，主要电源管理芯片选用LTM4644。9芯微矩形接口输出逻辑开关控制时序到射频前端单元，控制频踪和开关时序。

通信母板主要对4块数采子卡处理后的数据进行协议打包并存储到指定机械硬盘。通信母板主芯片为XC7V485T系列，接收四路PCIE接口数据进行协议传输打包，通过通信母板光纤接口连接电脑主机存储至指定SATA接口机械硬盘。EPM570为ALTERA公司CPLD，主要完成通信母板3片FPGA的上电控制时序和其他主要部件的逻辑时序控制。并且包括DDR3数据缓存（选用MT41J256M16）、FPGA电源管理、DDR3电源管理、AD电源管理、逻辑电平转换等，主要电源管理芯片选用LTM4644。

3. 信号处理部分设计

FPGA信号处理主要包括数字下变频、滤波抽取，信号处理部分的流程图如下图所示：

信号处理部分的程序在FPGA内部实现，对采集模块送达的100MHz采样速率的数据，首先进行频率搬移，中心频率可以设置为5MHz，即将5MHz的频率搬移到零频率；在频率搬移之后进行滤波抽取，采用2抽1，将中频回波信号变成基带信号，数据率为50M。然后进行滤波抽取，采用10抽1，抽样后数据的采样频率降低为5M，然后对数据进行组帧处理，最后将组帧后的数据和参数一起传送给主机，让主机进行最后的处理和显示。

3. 数据采集部分

数据采集功能是对来自A、B两部毫米波前端的共四路雷达回波信号（中频I/Q信号各两路）进行高速数据采集与处理，包括ADC数字化、DDC数字下变频、抽取、滤波等功能，得到数字基带I/Q信号。回波信号是经过两个SMA接头分I、Q两路来自毫米波前端。

数据采集部分工作时，AD转换芯片在100MHz的时钟速率下进行模数转换，然后将数据发送给FPGA芯片，在FPGA中进行DDC，就得到基带信号，然后进行滤波抽取，然后将数据进行打包，然后缓存到DDR3中，最后通过PCIe总线接口发送到上位机。

3. 主要功能

1. 对来自A、B两部毫米波前端的共四路雷达回波信号（中频I/Q信号各两路）进行高速数据采集与处理，包括ADC数字化、DDC数字下变频、抽取、滤波等功能，得到数字基带I/Q信号。

2. 对来自伺服位置编码器的A、B、Z三相差分信号（﹢5V电平），进行实时解算处理，得到伺服的实时位置信息。

3. 将数字基带信号和伺服位置信息打包后通过PCIe接口送给上位机进行数据与信号处理，板卡上DDR3进行实时数据缓存，且采用边处理边数传的方式。

4. 接收两部毫米波前端提供的点频100MHz同步时钟信号，实现两部毫米波雷达各自独立工作于相参体制。

5. 可兼容响应两种外触发方式、一种定时方式（三种方式不同时使用），要求如下：

1. 方式一

接收来自伺服控制器PLC的﹢24VTTL电平脉冲信号，该脉冲信号由PLC根据伺服实时位置0mm（启动位置）、5mm、10mm….1500mm（停止位置），等位置间隔5mm发出，共301个周期，脉冲周期不均匀。

2. 方式二

接收来自上位机的外触发指令。上位机提供一次触发指令作为启动指令（伺服启动），数采中控板实时解算伺服位置信息，每当伺服实时位置0mm（启动位置）、5mm、10mm….1500mm（停止位置），等位置间隔5mm发出脉冲信号，共301个周期，脉冲周期不均匀。

3）方式三

FPGA自身通过定时固定时间间隔，产生脉冲信号，脉冲周期均匀，且可通过上位机进行定时参数配置。

6. 当响应外触发方式一时：

1. 当每个触发脉冲来时将其进行降压、隔直等处理，响应其上升沿形成毫米波前端的阵列模块复位信号（差分，RST±），分别送至两部毫米波前端，且使得两路复位信号存在固定时延ΔT（暂定10us，应可调整）。

2. 同时响应复位信号下降沿，形成各自对应的线性调频源控制信号（差分，TPMCH±）和阵列模块控制信号（差分，ZLMCH±），分别送至两部毫米波前端，保证两部前端按约定的时序正常工作。

7. 当响应外触发方式二时：

1. 将等5mm位置间隔发出的脉冲信号直接作为毫米波前端的阵列模块复位信号（差分，RST±），分别送至两部毫米波前端，且使得两路复位信号产生固定时延ΔT（初定10us，应可调整）。

2. 同时响应复位信号下降沿，形成各自对应的线性调频源控制信号（差分，TPMCH±）和阵列模块控制信号（差分，ZLMCH±），分别送至两部毫米波前端，保证两部前端按约定的时序正常工作。

8. 通过异步串口（差分，RX±）分别与两部毫米波前端进行工作状态设定与状态回传等工作。

9. 通过PCIe接口接收上位机控制指令、进行实时数据传输等，且其供电电源由上位机通过PCIe接口提供。

10. 预留调试端口，通过软件调试界面可进行相关调试参数更改（调试时）。

11. 相关调试参数更改等功能可集成到系统显控软件，由上位机通过PCIe接口进行操作。

总之，在计算机广泛应用的今天，数据采集在多个领域有着十分重要的作用，它是计算机和外部物理世界链接的桥梁，在工业、工程，生产车间等部门，尤其是在对信息实时性能要求交稿或者恶劣的数据采集环境中，更突显其应用的重要性。

参考文献：

1. 尧永春, 韦学谦, 蔡枝尚. ATC智能数据采集系统设计[J]. 科技视界, 2020, No.301(07):240-242.

2. 张红帅, 张萌, 胡凯翔, & 高晓. (2019). 一种多路数据采集系统. CN110320845A.