浅谈绝缘体上硅功率半导体单芯片集成技术

陈健纯

摘要：绝缘体上硅是半导体器件演变过程中技术革新的关键一环，为芯片的创新与发展带来契机。高性能芯片的出现让大部分业内器件制造商更加青睐绝缘体上硅材料，同时不断完善技术，致力于运用集成技术制造体积更小、损耗更低的半导体芯片。本文将详细分析绝缘体上硅功率半导体单芯片集成工艺流程，分析其可靠性，总结对目前技术的创新办法，为相关技术应用提供参考。

关键词：绝缘体上硅；功率半导体；单芯片集成

引言：传统的智能功率模板中，将很多被动元件进行封装并集中在同一个模块中，能够有效降低模板内部复杂性，简化运作工序，同时赋予器件一定保护功能，如过温、短路等。随着技术的不断发展，集成技术能够将功能模块进一步简化，将电路和器件等集中于同一芯片，实现控制级和功率级。目前该集成技术的实现相对困难，因此针对技术应用及创新的研究十分有必要。

1集成工艺流程

针对绝缘体上硅功率半导体单芯片集成技术的应用，已有学者开发出SOI全集成工艺平台，包含光子集成芯片的路由、光耦合技术，在SOI硅波导中应用干法刻蚀工艺，展现较为优越的加工能力。在该平台的研发过程中涉及高压FWD、高压LDMOS、高压LIGBT、齐纳二极管、电容电阻、低压CMOS等多个元器件，用于调节高低压维护电路稳定。同时，为保证将器件隔离避免相互影响，有学者选择应用隔离沟槽和埋氧层，能够有效减少横向漏电风险，节省芯片空间。详细工艺步骤如下：

（1）进行反应离子刻蚀沟槽；

（2）沟槽侧壁氧化；

（3）进行沟槽填充，填充物选择高掺杂浓度的多晶硅；

（4）进行离子注入与退火，注意执行顺序，依次为低压P阱、高压N阱、低压N阱、高压P阱；

（5）氧化并定义有源区；

（6）形成栅氧化层和沉积，并进行多晶硅刻蚀；

（7）注入漏源极N+、P+和齐纳二极管P+；

（8）完成接触口、金属1、通孔、金属2、表面钝化的工序。

2关键技术分析

2.1 LIGBT器件

2.1.1集成单芯片集电极优化技术

针对单芯片集电极运行情况来看，现有技术中的LIGBT器件虽然能够发挥直流电转变的作用，有效提升系统运行速度和效率，其阳极短路结构在引入N+阳极结构并将原本的P+集电区阳极和N+阳极短接，提升器件关断效果，但也存在电流“回跳”问题。针对该问题，相关学者提出复合集电极技术，在集电极的P型区域的设计中，应用P+和P-，并与N型缓冲层实现兼容，此部分的设计不需要额外的光刻，其原理为：同时形成集电极P-区域和发射级P阱区域，N型缓冲层通过窗口离子注入并扩散。在此条件下，P+与P-能够同时注入空穴中，当处于关电状态时，P-区域下的电子密度会在P+区域下电子密度之上，此时的P-区域属于低势垒区域，能够快速完成电子抽取的动作，有效提升运行速度和效率[1]。

2.1.2发射级优化技术

LIGBT器件在集成技术中主要发挥了电流转换的能力，也是决定导通损耗的关键部分。为有效控制研发成本，相关学者对发射级进行优化，其优化原理在于提升电子电流密度和沟道宽度。相关研究显示，N+发射级LIGBT器件设计为4个时，其电流能力低于2个，一般情况下会选择高掺杂浓度的N阱，但也存在击穿电压下降的风险。针对这一问题，相关学者提出在沟道结构设计时选择“U”型，其原理在于：提高沟道的有效宽度，并保证漂移区电子电流密度，同时解决电子电流流经所产生的电阻问题。根据其效果来看，电流密度提升了177%。

2.2 LDMOS器件

针对LDMOS器件在集成技术中的应用，是保障平台信号转换效果的核心元件，应用要求较高，实现难度大。针对此部分的优化原理，相关学者提出改变其版图，以圆形为主，内外分别设置漏极区和栅极区，利用P+和N+极源间隔的方式实现对器件流经电流密度的调节。在LDMOS器件优化后，在高漏压状态下所产生的空穴电流能够被P+源极吸收，从而有效提升开态击穿电压。

2.3 FWD器件

在绝缘体上硅功率半导体单芯片集成技术中，FWD器件与LIGBT器件反并联，发挥续流二极管的续流功能，当LIGBT器件开启后，FWD反向恢复电流，在此过程中则面临着反向恢复电流过大的问题，一旦出现该问题，会直接导致LIGBT器件瞬时高承电流而出现失效风险，亦或FWD失效[2]。针对该反并联情况，相关学者提出通过降低反向恢复电流峰值的办法，对FWD结构进行优化，其原理在于：利用P-阳极实现对P+阳极空穴电流的分散，从而降低IRRM*避免P+阳极的电流过度集中。

2.4高压互联线器件

高压互联线在集成电路中主要发挥传递高压信号的关键作用，在实际运行中会影响下方硅区电厂集中，对芯片运行效果不利。针对这一问题，可采用双沟槽高压互联线屏蔽结构，其运行原理在于：在高压互联线下区域增加两个沟槽，目的在于辅助耐压，调节刻蚀窗口宽度实现对沟槽深度的控制。

除此之外，相关资料显示SOI高压器件的击穿特性还受到温度的影响，在不同温度条件下存在雪崩击穿电压漂移情况，经过试验后显示，在-40℃时，器件发生变化。针对这一问题，集成技术采用N型衬垫的方式，能够有效避免空穴与衬垫电荷耦合，有效规避雪崩问题和电压漂移问题。

结束语：综合来看，关于绝缘体上硅功率半导体单芯片集成技术的研究，目前已经取得一定成果，针对集成工艺流程更加具体。现阶段针对集成技术的研究主要在于根据现有流程解决其中部分影响芯片运行速度、效率的因素，通过技术手段加以优化，为日后技术的创新和应用的安全性、便捷性提供有力支持。

参考文献：

[1]沈睿祥,张鸿,宋宏甲,等.全耗尽绝缘体上硅氧化铪基铁电场效应晶体管存储单元单粒子效应计算机模拟研究[J].物理学报,2022,71(06):432-439.

[2]彭超,雷志锋,张战刚,等.基于TCAD的绝缘体上硅器件总剂量效应仿真技术研究[J].电子学报,2019,47(08):1755-1761.

作者简介：陈健纯(1991 · 11 )男、汉族、籍贯：广东佛山，学历：本科，海信家电集团股份有限公司  高级产品应用工程师，研究方向：功率半导体及集成电路。