简介:随着IC器件等集成度的提高,其I/O数迅速由300上升到1000以上(1521产品已商品化),2000年可2500左右。表面安装技术(SMT)也由OFP迅速走向BGA,并进而把SMT推向芯片级封装(CSP或MCP)。因此,剧烈要求PCB有更高密度相适应,以把高密度元件用先进封装技术安装到PCB上来实现电子产品“轻、薄、短、小”化和多功能化目标。芯片级封装密度的PCB欲完全按目前常规PCB生产技术(含条件)来实现是困难的。因而推动了PCB生产技术的进步与变革。90年代以来,日本首先开发成功各种高密度型印制板(如SLC、B~2it和各公司自命名的牌号),我们把它们归类为集层法多层板(BUMB,Build-upMultilayerBoard)。这一类型PCB是在常规高密度PCB(如双面板、各种多层,像埋盲孔,甚至基板)上的一面(N+a)或双面(a+N+b)用各种集(增)层方法增加1-4层(今后会更多)来形成外表面很高密度的印制板,其密度可在SMT到CSP封装上使用。由于投资少,便可明显提高PCB性能价格比,因而引起全世界PCB业界的注目、研究和生产。由于BUM板首先在日本开发和应用,因而发展尤为迅猛,按JPCA统计(不含MCM—L和C),1996年BUM产值为80亿日元,1997年猛增到215.7亿日元,一年内增加了1.7倍。生产厂家由11家增加到16家,目前欧美也纷纷加入了这个系列。从大量资料和报导上看,BUM
简介:DDR3SDRAM是新一代的内存技术标准,也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本,随着越来越多的SoC系统芯片中集成DDR3接口模块,设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上,设计出DDR3控制器IP软核的整体架构,并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上,设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台,针对设计的具体功能进行仿真验证,并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读/写操作控制。在EDA仿真环境下,DDR3控制器IP软核的总线利用率达到66.6%。