简介:本设计对免缩放因子CORDIC算法进一步改进,改进包括进一步减少迭代次数和减少双步CORDIC算法中区间折叠模块输出调整方式。将改进后的算法与免缩放因子单步算法和免缩放因子双步算法相结合,给出一种正余弦波形产生的架构。用Verilog编写RTL级实现改进后的架构代码,仿真输出与Matlab数据对比,其中正余弦误差都集中在2%一下。在A1teraEP2C70F89C6芯片上做FPGA验证,时钟频率可达1000MHz。
简介:赛普拉斯日前宣布,旗下物联网(IoT)解决方案进一步加强了对云平台接人的支持,目前已支持阿里巴巴旗下面向IoT领域的嵌入式操作系统AliOSThings。
免绵放因子CORDIC算法改进及FPGA实现
赛普拉斯获得阿里云接入认证,进一步参与阿里物联网生态建设