数字集成电路测试矢量的生成

(整期优先)网络出版时间:2007-04-14
/ 1
电路的日益复杂和集成度的不断提高,使测试已成为集成电路设计中费用最高、难度最大的一个环节。文章主要讨论了测试中伪随机测试矢量的生成,并提出了改进其周期的办法,从而大大提高了故障的覆盖率。最后通过硬件描述语言Verilog在QuartusⅡ软件下进行仿真,验证了其正确性。