首页 > 《电子与封装》 > 2007年4期 > 数字集成电路测试矢量的生成

数字集成电路测试矢量的生成

在线阅读下载PDF 导出详情

摘要电路的日益复杂和集成度的不断提高，使测试已成为集成电路设计中费用最高、难度最大的一个环节。文章主要讨论了测试中伪随机测试矢量的生成，并提出了改进其周期的办法，从而大大提高了故障的覆盖率。最后通过硬件描述语言Verilog在QuartusⅡ软件下进行仿真，验证了其正确性。

DOI 0dpoyw29j2/507845

作者刘伟

机构地区不详

出处《电子与封装》 2007年4期

关键词随机测试序列硬件描述语言Verilog 同余伪随机序列线性反馈移位寄存器

分类 [电子电信][物理电子学]

出版日期 2007年04月14日（中国期刊网平台首次上网日期，不代表论文的发表时间）