简介:随着安全算法的发展,其复杂性和算法操作数据位数也随之迅速增加。安全算法的硬件实现和加速器化已成为必然趋势。本文针对北京华虹集成电路设计有限公司的安全算法加速器IP核的验证项目,介绍了Synopsys公司VMM验证平台和AMBAVIP在其中的应用。主要阐述了选择VMM验证平台与AMBAVIP的依据;VMM环境中定向测试发生器(Generator)模块的编写、测试案例编写、安全算法的设计、仿真信息筛选方面的应用技巧。通过本验证平台,查出了加速器很多处设计错误。仿真平台验证结束后,在FPGA上对本加速器进行了大量椭圆曲线的测试。所有测试全部通过,证明了本验证平台的有效性。
简介:采用EDA仿真软件Multisim对预放大与判断电路进行仿真测试,利用此软件的仿真分析功能测试电路的电压传输特性曲线。同时,借助华大电子九天EDA工具(Zeni),设计预放大与判断电路的芯片版图,进而对版图仿真。
简介:从工信部获悉,工信部副部长辛国斌对《国家智能制造标准体系建设指南》进行了解读,他表示,智能带IJ造是《中国制造2025》的主攻方向,该指南明确了建设智能制造标准体系的总体要求、建设思路、建设内容和组织实施方式,从生命周期、系统层级、智能功能等3个维度建立了智能制造标准体系参考模型,并由此提出了智能制造标准体系框架,框架包括“基础”、“安全”、“管理”、“检测评价”、“可靠性”等5类基础共性标准,和“智能装备”、“智能工厂”、“智能服务”、“工业软件和大数据”、“工业互联网”等5类关键技术标准,以及包括《中国制造2025》中10大应用领域在内的不同行业的应用标准。辛国斌表示,计划每2-3年对该指南进行修订。
简介:为了减少复杂设计中可能的亚稳态风险,不少公司都采用工具或人工来检查设计中存在跨时钟域的问题。传统的检查方法只能检查设计中是否做了跨时钟域的处理,却无法检查处理得是否合理,而静态Formal验证技术采用数学穷举的方法,利用断言对设计中的同步器进行快速验证,确保数据的可靠传输,有效避免了一些设计缺陷。Mentor公司的QuestaCDC和Forma1工具可以对设计进行跨时钟域的检查,并可用Formal引擎证明设计中跨时钟域同步器与其断言的一致性,可极大地提高复杂设计的验证效率和鲁棒性。